匿名使用者
1級
2015-10-13 回答MOSFET電晶體的基體端（Body 或 Substrate）通常是與源極端（Source）等電位，也就是源極-基體接面（source-body junction）的電壓（）為零，這時候是沒有基體效應的。
當我們在MOSFET電晶體的基體端加上偏壓Vbs，根據半導體物理的理論，基體端的準電子費米能階（Efn）會從準電洞費米能階（Efp）偏移Vbs的大小，如此會改變MOSFET電晶體的臨限電壓（Threshold voltage， VT），這種效應稱為基體效應。
基體端的偏壓Vbs與臨限電壓VT的關係式如下：
VT=VT0+γ［ √│2Φf-Vbs │- √│2Φf│］ ， （根號內的是絕對值）
VT： 加上基體端的偏壓Vbs時的臨限電壓
VT0 ：沒有基體效應（基體端的偏壓Vbs=0）時的臨限電壓
γ： 基體因子（body factor， 隨Substrate摻雜濃度N， 閘極氧化層電容值Cox而改變）
Φf ： 基體端的本質費米能階（Efi）和費米能階（Ef）的電位差
基體端的偏壓Vbs， 一般都是逆向偏壓（reversed bias），也就是Vbs<0，所以不管是NMOS或是PMOS，有基體效應時的VT值都是絕對值變大的。
就積體電路製造來說，消除基體效應是必要的，否則MOSFET電晶體的VT值會變動，而改變電路特性。 一般CMOS製程， 是把所有NMOS的基體端都接到電路的最負端（接地端GND），所有PMOS的基體端都接到電路的最正端（電源端Vdd），如此可得Vbs=0就沒有基體效應了。
香辣蟹
1級
2015-10-13 回答我。。知。。道
加。。我。。私。。聊
