博學多才的東港2023-01-17 21:31:54PLL是為鎖相迴路或鎖相環。
是用來統一整合時鐘訊號，使高頻器件正常工作，如記憶體的存取資料等。PLL用於振盪器中的反饋技術。 許多電子裝置要正常工作，通常需要外部的輸入訊號與內部的振盪訊號同步。一般的晶振由於工藝與成本原因，做不到很高的頻率，而在需要高頻應用時，由相應的器件VCO，實現轉成高頻，但並不穩定，故利用鎖相環路就可以實現穩定且高頻的時鐘訊號。
鎖相環路是一種反饋控制電路，簡稱鎖相環。鎖相環的特點是：利用外部輸入的參考訊號控制環路內部振盪訊號的頻率和相位。因鎖相環可以實現輸出訊號頻率對輸入訊號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。鎖相環在工作的過程中，當輸出訊號的頻率與輸入訊號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。鎖相環通常由鑑相器、環路濾波器和壓控振盪器，三部分組成，鎖相環組成的原理框：鎖相環中的鑑相器又稱為相位比較器，它的作用是檢測輸入訊號和輸出訊號的相位差，並將檢測出的相位差訊號轉換成uD（t）電壓訊號輸出，該訊號經低通濾波器濾波後形成壓控振盪器的控制電壓uC（t），對振盪器輸出訊號的頻率實施控制。
鎖相環是一種反饋電路，其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL透過比較外部訊號的相位和由壓控晶振（VCXO）的相位來實現同步的，在比較的過程中，鎖相環電路會不斷根據外部訊號的相位來調整本地晶振的時鐘相位，直到兩個訊號的相位同步。在資料採集系統中，鎖相環是一種非常有用的同步技術，因為透過鎖相環，可以使得不同的資料採集板卡共享同一個取樣時鐘。因此，所有板卡上各自的本地80MHz和20MHz時鐘的相位都是同步的，從而取樣時鐘也是同步的。因為每塊板卡的取樣時鐘都是同步的，所以都能嚴格地在同一時刻進行資料採集。透過鎖相環同步多塊板卡的取樣時鐘所需要的程式設計技術會根據您所使用的硬體板卡的不同而不同。對於基於PCI匯流排的產品（M系列資料採集卡，PCI數字化儀等），所有的同步都是透過RTSI總線上的時鐘和觸發線來實現的；這時，其中一塊版板卡會作為主卡並且輸出其內部時鐘，透過RTSI線，其他從板卡就可以獲得這個用於同步的時鐘訊號，對於基於PXI匯流排的產品，則透過將所有板卡的時鐘於PXI內建的10MHz背板時鐘同步來實現鎖相環同步的。簡單的PLL由頻率基準、相位檢波器、電荷泵、環路濾波器和壓控振盪器（VCO）組成。基於PLL技術的頻率合成器將增加兩個分頻器：一個用於降低基準頻率，另一個則用於對VCO進行分頻。而且，將相位檢波器和電荷泵組合在一個功能塊中也很容易，以便進行分析。簡單的PLL上所增設的這些數字分頻器電路實現了工作頻率的輕鬆調節。處理器將簡單地把一個新的分頻值“寫入”到位於PLL中的暫存器中，更新VCO的工作頻率，並由此改變無線裝置的工作通道。PLL是作為閉環控制系統工作，用於比較基準訊號與VCO的相位。增設基準和反饋分頻器的頻率合成器負責比較兩個由分頻器的設定值調節相位。該相位比較在相位檢波器中完成，在大多數系統中，這種相位檢波器是一個相位和頻率檢波器。該相位-頻率檢波器生成一個誤差電壓，此誤差電壓在±2π的相位誤差範圍內近似為線性，並在誤差大於±2π的情況下保持恆定。相位-頻率比較器所採用的這種雙模式操作可生成針對大頻率誤差（比如，當PLL在上電期間起動時）的較快的PLL鎖定時間，並避免被鎖定於諧波之上。VCO利用調諧電壓生成一個頻率。VCO可以是模組、IC，也可由分立元件來製成。一個位於MAX2361傳送器IC內部的、採用有源元件製作的VCO。諧振迴路和變容二極體是外接的，使得設計工程師能夠對IF（中頻）LO（本機振盪器）進行獨特的規定，以便對特定的無線電頻率方案提供支援。
手機使用者935870590142023-01-17 22:02:35完成兩個電訊號的相位同步的自閉環控制系統叫鎖相環。用電壓控制延時，用到了VCO來實現DLL中類似的延時功能，是類比電路。
挑戰風雲2023-01-17 21:49:58鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL，Phase-Locked Loop）。鎖相環的特點是利用外部輸入的參考訊號控制環路內部振盪訊號的頻率和相位。
因鎖相環可以實現輸出訊號頻率對輸入訊號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。
夾縫中的陽光2023-01-17 21:09:36PLL的意思是Phase-locked Loop，中⽂意思即為鎖相環。
鎖相環是⼀種反饋電路，其作⽤是使得電路上的時鐘和某⼀外部時鐘的相位同步。PLL透過⽐較外部訊號的相位和由壓控晶振（VCXO）的相位來實現同步的，在⽐較的過程中，鎖相環電路會不斷根據外部訊號的相位來調整本地晶振的時鐘相位，直到兩個訊號的相位同步。
在資料採集系統中，鎖相環是⼀種⾮常有⽤的同步技術，因為透過鎖相環，可以使得不同的資料採集板卡共享同⼀個
蒹葭89012023-01-17 20:59:24pll在英語中代表‘最後一層的排列、鎖相環’的意思，作為名詞時有‘視眼球剝璃’的意思，讀音為［pll］，在英語中以名詞出現較多，在《牛津英漢雙解詞典》中，共找到10個與pll相關的句子。
里氏山脈2023-01-17 20:49:26PLL是phase locked loop的縮寫，中文譯作鎖相環。按照架構來分可分為模擬，數字，數模混合型鎖相環。按照環路傳函可分為一階，二階，三階，高階鎖相環。
按照其他分類方式可以分為整數型PLL和小數型PLL，電荷泵型和非電荷泵型PLL，LC VCO（壓控振盪器）和ring-VCO 鎖相環，等等。PLL的作用主要有頻率合成和CDR（時鐘資料恢復）。
使用者63050132061632023-01-17 20:40:58PLL，是指倍頻器，用來把頻率翻倍，可以工作在48MHz時鐘頻率下。
中文名
倍頻器
外文名
PLL
作用
把頻率翻倍
工作環境
可以工作在48MHz時鐘頻率下
在ARM資料手冊中PLL叫做倍頻器，顧名思義它可以把頻率翻倍，如果利用它把外部12M晶振倍頻4倍的話，系統就可以工作在48MHz時鐘頻率下。
qin1502023-01-17 20:14:54PLL（Phase Locked Loop）：為鎖相迴路或鎖相環，用來統一整合時脈訊號，使高頻器件正常工作，如記憶體的存取資料等。
PLL用於振盪器中的反饋技術。許多電子裝置要正常工作，通常需要外部的輸入訊號與內部的振盪訊號同步。
一般的晶振由於工藝與成本原因，做不到很高的頻率，而在需要高頻應用時，由相應的器件VCO，實現轉成高頻，但並不穩定，故利用鎖相環路就可以實現穩定且高頻的時脈衝訊號。
冰寒設計2023-01-17 20:42:32匯
PLL（Phase-Locked Loop）是一種模式鎖定環路，它有助於恆定頻率振盪器的頻率並且可保持兩個電路的時鐘間的相位同步。它透過相位檢測，接收器可以從傳送器檢測到時間，然後用控制調製的方式控制接收晶片的輸出。PLL結構由參考輸入環路、鎖相環路和控制電路構成，在快速電子系統中廣泛運用於訊號同步。
2019-09-19 09:24:40PLL。其實就是鎖相環路，簡稱為鎖相環。許多電子裝置要正常工作，通常需要外部的輸入訊號與內部的振盪訊號同步，利用鎖相環路就可以實現這個目的。鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL）。一種輸出一定頻率訊號的振盪電路，也稱為相位同步環（迴路）。該回路利用使外部施加的基準訊號與 PLL 迴路內的振盪器輸出的相位差恆定的反饋控制來產生振盪訊號。在網路領域中， PLL 用於從接收的訊號中分離出時鐘訊號。鎖相環的特點是：利用外部輸入的參考訊號控制環路內部振盪訊號的頻率和相位。 主要由檢相器組成的電路，將電壓控制振盪器的頻率與輸入載波訊號或參考頻率發生器的訊號相比較。在通過了環路濾波器後，檢相器的輸出被反饋給電壓控制振盪器來保持其與輸入頻率或參考頻率完全同相。彩色電視、遙測裝置和其他許多接收機都具有鎖相環路。因鎖相環可以實現輸出訊號頻率對輸入訊號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。鎖相環在工作的過程中，當輸出訊號的頻率與輸入訊號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。 目前鎖相環主要有模擬鎖相環，數字鎖相環以及有記憶能力（微機控制的）鎖相環。你可以上華強電子網看看，我也是在那裡看到的。
